Intel memperlihatkan seni bina interkonenya yang baru untuk skylake xeon

Mei lalu, keluarga pemproses Intel Xeon yang baru berdasarkan arkitektur Mikro Skylake-SP diumumkan, cip ini masih akan mengambil masa untuk mencapai pasaran tetapi salah satu daripada teknologi utama mereka telah ditunjukkan, satu seni bina interkoneksi baru antara unsur-unsur yang Ia direka untuk menawarkan jalur lebar yang tinggi dengan latency rendah dan skalabilitas yang besar.

Bas interconnection baru di Skylake-SP

Akhilesh Kimar, arkitek reka bentuk Skylake-SP, menegaskan bahawa reka bentuk pemproses pelbagai cip kelihatan sebagai satu tugas mudah tetapi ia sangat rumit kerana keperluan untuk mencapai interkoneksi yang sangat berkesan antara semua elemennya. Interkoneksi ini mesti membenarkan teras, antara muka memori dan subsistem I / O untuk berkomunikasi dengan cara yang sangat cepat dan cekap supaya trafik data tidak mengurangkan prestasi.

Dalam generasi Xeon yang sebelumnya, Intel telah menggunakan sambungan cincin untuk menyambungkan semua elemen pemproses bersama-sama, dengan meningkatkan bilangan teras pada tahap yang besar, reka bentuk ini tidak lagi cekap kerana batasan seperti keperluan untuk lulus data untuk "jalan panjang". Reka bentuk baru yang debutnya dalam generasi baru pemproses Xeon menyediakan banyak lagi cara agar data boleh bergerak jauh lebih cekap.

Bas interkonnect Intel yang baru menjadikan semua elemen pemproses yang dianjurkan dalam baris dan lajur menyediakan laluan langsung di antara semua bahagian prosesor multi-cip dan dengan itu membolehkan komunikasi yang sangat cekap dan cepat, iaitu, ia mencapai jalur lebar yang tinggi dan latensi yang rendah. Reka bentuk ini juga mempunyai kelebihan menjadi sangat modular, menjadikannya mudah untuk membuat cip yang sangat besar dengan sejumlah besar elemen tanpa menjejaskan komunikasi di antara mereka.

Sumber: hothardware